使用一时钟缓冲器及多个触发器的功率节省电路

本发明描述一种电路，其包含用于至少一个时钟信号的时钟输入。仅一个时钟缓冲器连接到所述时钟输入以基于所述至少一个时钟信号而产生至少第一经修改时钟信号及第二经修改时钟信号。多个触发器连接到所述时钟缓冲器。所述触发器中的每一者接收所述第一及第二经修改时钟信号。多个数据输入各自连接到所述多个触发器中的至少一者以将输入数据提供到所述多个触发器。多个数据输出各自连接到所述多个触发器中的至少一者以从所述多个触发器提供输出数据。所述多个触发器中的每一者利用所述第一经修改时钟信号及所述第二经修改时钟信号将所述输入数据变换成所述输出数据。